zzy34407230
/
mindspore2022
Not watched
1
0
Fork 0
Code
Releases 22 Wiki evaluate Activity
Issues 0 Pull Requests 0 Datasets Model Cloudbrain HPC
You can not select more than 25 topics Topics must start with a chinese character,a letter or number, can include dashes ('-') and can be up to 35 characters long.
Tree: bc738d4ec3
Branches Tags
${ item.name }
Create branch ${ searchTerm }
from 'bc738d4ec3'
${ noResults }
mindspore2022/mindspore/lite/nnacl/assembly/arm32/PostFuncBiasReluC8.S

440 lines
8.3 kB
Raw Blame History 

  1. #ifdef ENABLE_ARM32

  2. 

  3. .text

  4. .align 5

  5. //.p2align 5,,15

  6. .global PostFuncBiasReluC8

  7. #ifndef __APPLE__

  8. .type PostFuncBiasReluC8, %function

  9. #endif

  10. 

  11. //void PostFuncBiasReluC8(float *dst, const float *src, const float *bias, size_t oc8div,size_t oc8mod

  12. //                        size_t plane_size, size_t stride, int relu_type);

  13. // r0 dst           r1 srx           r2 bias

  14. // r3 oc8div        r4 oc8mod        r5 plane_size

  15. // r6 stride        r7 relu_type

  16. 

  17. // v0 ~ v15 value

  18. // v16  v17 bias data

  19. // r10  r11  weite loop tmp buf

  20. // r16  relu6  #6;    r17 relu #0

  21. // lr  oc8 loop control

  22. // r8  hw  loop control

  23. 

  24. PostFuncBiasReluC8:

  25.   push {r4-r8, r10, r11, lr}

  26.   add sp, sp, #32

  27. 

  28.   ldr r4, [sp]

  29.   ldr r5, [sp, #4]

  30.   ldr r6, [sp, #8]

  31.   ldr r7, [sp, #12]

  32. 

  33.   vmov.i32 q14, #6

  34.   vcvt.f32.s32 q14, q14

  35.   veor q15, q15, q15

  36.   mov lr, #0

  37. 

  38. Loop_C8:

  39.   cmp lr, r3

  40.   beq Loop_C1

  41.   mov r11,  #4

  42.   mul r10, lr, r11

  43.   add r11, r0, r10

  44.   add lr, lr, #8

  45.   mov r8, r5

  46.   vld1.32 {q12-q13}, [r2]!

  47. 

  48. Loop_4x8:

  49.   cmp r8, #4

  50.   blt Loop_1x8

  51.   sub r8, r8, #4

  52.   vld1.32 {q0-q1}, [r1]!

  53.   vld1.32 {q2-q3}, [r1]!

  54.   vld1.32 {q8-q9}, [r1]!

  55.   vld1.32 {q10-q11}, [r1]!

  56. 

  57.   vadd.f32 q0, q0, q12

  58.   vadd.f32 q1, q1, q13

  59.   vadd.f32 q2, q2, q12

  60.   vadd.f32 q3, q3, q13

  61.   vadd.f32 q8, q8, q12

  62.   vadd.f32 q9, q9, q13

  63.   vadd.f32 q10, q10, q12

  64.   vadd.f32 q11, q11, q13

  65. 

  66.   cmp r7, #3

  67.   beq Relu6_4x8

  68.   cmp r7, #1

  69.   beq Relu_4x8

  70.   b Write_4x8

  71. Relu6_4x8:

  72.   vmin.f32 q0, q0, q14

  73.   vmin.f32 q1, q1, q14

  74.   vmin.f32 q2, q2, q14

  75.   vmin.f32 q3, q3, q14

  76.   vmin.f32 q8, q8, q14

  77.   vmin.f32 q9, q9, q14

  78.   vmin.f32 q10, q10, q14

  79.   vmin.f32 q11, q11, q14

  80. Relu_4x8:

  81.   vmax.f32 q0, q0, q15

  82.   vmax.f32 q1, q1, q15

  83.   vmax.f32 q2, q2, q15

  84.   vmax.f32 q3, q3, q15

  85.   vmax.f32 q8, q8, q15

  86.   vmax.f32 q9, q9, q15

  87.   vmax.f32 q10, q10, q15

  88.   vmax.f32 q11, q11, q15

  89. Write_4x8:

  90.   vst1.32 {q0-q1}, [r11], r6

  91.   vst1.32 {q2-q3}, [r11], r6

  92.   vst1.32 {q8-q9}, [r11], r6

  93.   vst1.32 {q10-q11}, [r11], r6

  94.   b Loop_4x8

  95. 

  96. Loop_1x8:

  97.   cmp r7, #3

  98.   beq Relu6_1x8

  99.   cmp r7, #1

  100.   beq Relu_1x8

  101.   b Write_1x8

  102. Relu6_1x8:

  103.   cmp r8, #0

  104.   beq Loop_C8

  105.   sub r8, r8, #1

  106.   vld1.32 {q0-q1}, [r1]!

  107.   vadd.f32 q0, q0, q12

  108.   vadd.f32 q1, q1, q13

  109.   vmin.f32 q0, q0, q14

  110.   vmin.f32 q1, q1, q14

  111.   vmax.f32 q0, q0, q15

  112.   vmax.f32 q1, q1, q15

  113.   vst1.32 {q0-q1}, [r11], r6

  114.   b Relu6_1x8

  115. Relu_1x8:

  116.   cmp r8, #0

  117.   beq Loop_C8

  118.   sub r8, r8, #1

  119.   vld1.32 {q0-q1}, [r1]!

  120.   vadd.f32 q0, q0, q12

  121.   vadd.f32 q1, q1, q13

  122.   vmax.f32 q0, q0, q15

  123.   vmax.f32 q1, q1, q15

  124.   vst1.32 {q0-q1}, [r11], r6

  125.   b Relu_1x8

  126. Write_1x8:

  127.   cmp r8, #0

  128.   beq Loop_C8

  129.   sub r8, r8, #1

  130.   vld1.32 {q0-q1}, [r1]!

  131.   vadd.f32 q0, q0, q12

  132.   vadd.f32 q1, q1, q13

  133.   vst1.32 {q0-q1}, [r11], r6

  134.   b Write_1x8

  135. 

  136. Loop_C1:

  137.   cmp r4, #0

  138.   beq End

  139.   mov r8, r5

  140.   vld1.32 {q12-q13}, [r2]!

  141.   mov r11,  #4

  142.   mul r10, lr, r11

  143.   add r0, r0, r10

  144. 

  145.   cmp r4, #1

  146.   beq Loop_C1_1

  147.   cmp r4, #2

  148.   beq Loop_C1_2

  149.   cmp r4, #3

  150.   beq Loop_C1_3

  151.   cmp r4, #4

  152.   beq Loop_C1_4

  153.   cmp r4, #5

  154.   beq Loop_C1_5

  155.   cmp r4, #6

  156.   beq Loop_C1_6

  157.   cmp r4, #7

  158.   beq Loop_C1_7

  159. 

  160. Loop_C1_1:

  161.   cmp r7, #3

  162.   beq Loop_C1_1_Relu6

  163.   cmp r7, #1

  164.   beq Loop_C1_1_Relu

  165.   b Loop_C1_1_Write

  166. Loop_C1_1_Relu6:

  167.   cmp r8, #0

  168.   beq End

  169.   sub r8, r8, #1

  170.   vld1.32 {q0-q1}, [r1]!

  171.   vadd.f32 q0, q0, q12

  172.   vmin.f32 q0, q0, q14

  173.   vmax.f32 q0, q0, q15

  174.   vst1.32 {d0[0]}, [r0], r6

  175.   b Loop_C1_1_Relu6

  176. Loop_C1_1_Relu:

  177.   cmp r8, #0

  178.   beq End

  179.   sub r8, r8, #1

  180.   vld1.32 {q0-q1}, [r1]!

  181.   vadd.f32 q0, q0, q12

  182.   vmax.f32 q0, q0, q15

  183.   vst1.32 {d0[0]}, [r0], r6

  184.   b Loop_C1_1_Relu

  185. Loop_C1_1_Write:

  186.   cmp r8, #0

  187.   beq End

  188.   sub r8, r8, #1

  189.   vld1.32 {q0-q1}, [r1]!

  190.   vadd.f32 q0, q0, q12

  191.   vst1.32 {d0[0]}, [r0], r6

  192.   b Loop_C1_1_Write

  193. 

  194. Loop_C1_2:

  195.   cmp r7, #3

  196.   beq Loop_C1_2_Relu6

  197.   cmp r7, #1

  198.   beq Loop_C1_2_Relu

  199.   b Loop_C1_2_Write

  200. Loop_C1_2_Relu6:

  201.   cmp r8, #0

  202.   beq End

  203.   sub r8, r8, #1

  204.   vld1.32 {q0-q1}, [r1]!

  205.   vadd.f32 q0, q0, q12

  206.   vmin.f32 q0, q0, q14

  207.   vmax.f32 q0, q0, q15

  208.   vst1.32 {d0}, [r0], r6

  209.   b Loop_C1_2_Relu6

  210. Loop_C1_2_Relu:

  211.   cmp r8, #0

  212.   beq End

  213.   sub r8, r8, #1

  214.   vld1.32 {q0-q1}, [r1]!

  215.   vadd.f32 q0, q0, q12

  216.   vmax.f32 q0, q0, q15

  217.   vst1.32 {d0}, [r0], r6

  218.   b Loop_C1_2_Relu

  219. Loop_C1_2_Write:

  220.   cmp r8, #0

  221.   beq End

  222.   sub r8, r8, #1

  223.   vld1.32 {q0-q1}, [r1]!

  224.   vadd.f32 q0, q0, q12

  225.   vst1.32 {d0}, [r0], r6

  226.   b Loop_C1_2_Write

  227. 

  228. Loop_C1_3:

  229.   add r11, r0, #8

  230.   cmp r7, #3

  231.   beq Loop_C1_3_Relu6

  232.   cmp r7, #1

  233.   beq Loop_C1_3_Relu

  234.   b Loop_C1_3_Write

  235. Loop_C1_3_Relu6:

  236.   cmp r8, #0

  237.   beq End

  238.   sub r8, r8, #1

  239.   vld1.32 {q0-q1}, [r1]!

  240.   vadd.f32 q0, q0, q12

  241.   vmin.f32 q0, q0, q14

  242.   vmax.f32 q0, q0, q15

  243.   vst1.32 {d0}, [r0], r6

  244.   vst1.32 {d1[0]}, [r11], r6

  245.   b Loop_C1_3_Relu6

  246. Loop_C1_3_Relu:

  247.   cmp r8, #0

  248.   beq End

  249.   sub r8, r8, #1

  250.   vld1.32 {q0-q1}, [r1]!

  251.   vadd.f32 q0, q0, q12

  252.   vmax.f32 q0, q0, q15

  253.   vst1.32 {d0}, [r0], r6

  254.   vst1.32 {d1[0]}, [r11], r6

  255.   b Loop_C1_3_Relu

  256. Loop_C1_3_Write:

  257.   cmp r8, #0

  258.   beq End

  259.   sub r8, r8, #1

  260.   vld1.32 {q0-q1}, [r1]!

  261.   vadd.f32 q0, q0, q12

  262.   vst1.32 {d0}, [r0], r6

  263.   vst1.32 {d1[0]}, [r11], r6

  264.   b Loop_C1_3_Write

  265. 

  266. Loop_C1_4:

  267.   cmp r7, #3

  268.   beq Loop_C1_4_Relu6

  269.   cmp r7, #1

  270.   beq Loop_C1_4_Relu

  271.   b Loop_C1_4_Write

  272. Loop_C1_4_Relu6:

  273.   cmp r8, #0

  274.   beq End

  275.   sub r8, r8, #1

  276.   vld1.32 {q0-q1}, [r1]!

  277.   vadd.f32 q0, q0, q12

  278.   vmin.f32 q0, q0, q14

  279.   vmax.f32 q0, q0, q15

  280.   vst1.32 {q0}, [r0], r6

  281.   b Loop_C1_4_Relu6

  282. Loop_C1_4_Relu:

  283.   cmp r8, #0

  284.   beq End

  285.   sub r8, r8, #1

  286.   vld1.32 {q0-q1}, [r1]!

  287.   vadd.f32 q0, q0, q12

  288.   vmax.f32 q0, q0, q15

  289.   vst1.32 {q0}, [r0], r6

  290.   b Loop_C1_4_Relu6

  291. Loop_C1_4_Write:

  292.   cmp r8, #0

  293.   beq End

  294.   sub r8, r8, #1

  295.   vld1.32 {q0-q1}, [r1]!

  296.   vadd.f32 q0, q0, q12

  297.   vst1.32 {q0}, [r0], r6

  298.   b Loop_C1_4_Write

  299. 

  300. Loop_C1_5:

  301.   add r11, r0, #16

  302.   cmp r7, #3

  303.   beq Loop_C1_5_Relu6

  304.   cmp r7, #1

  305.   beq Loop_C1_5_Relu

  306.   b Loop_C1_5_Write

  307. Loop_C1_5_Relu6:

  308.   cmp r8, #0

  309.   beq End

  310.   sub r8, r8, #1

  311.   vld1.32 {q0-q1}, [r1]!

  312.   vadd.f32 q0, q0, q12

  313.   vadd.f32 q1, q1, q13

  314.   vmin.f32 q0, q0, q14

  315.   vmin.f32 q1, q1, q14

  316.   vmax.f32 q0, q0, q15

  317.   vmax.f32 q1, q1, q15

  318.   vst1.32 {q0}, [r0], r6

  319.   vst1.32 {d2[0]}, [r11], r6

  320.   b Loop_C1_5_Relu6

  321. Loop_C1_5_Relu:

  322.   cmp r8, #0

  323.   beq End

  324.   sub r8, r8, #1

  325.   vld1.32 {q0-q1}, [r1]!

  326.   vadd.f32 q0, q0, q12

  327.   vadd.f32 q1, q1, q13

  328.   vmax.f32 q0, q0, q15

  329.   vmax.f32 q1, q1, q15

  330.   vst1.32 {q0}, [r0], r6

  331.   vst1.32 {d2[0]}, [r11], r6

  332.   b Loop_C1_5_Relu

  333. Loop_C1_5_Write:

  334.   cmp r8, #0

  335.   beq End

  336.   sub r8, r8, #1

  337.   vld1.32 {q0-q1}, [r1]!

  338.   vadd.f32 q0, q0, q12

  339.   vadd.f32 q1, q1, q13

  340.   vst1.32 {q0}, [r0], r6

  341.   vst1.32 {d2[0]}, [r11], r6

  342.   b Loop_C1_5_Write

  343. 

  344. Loop_C1_6:

  345.   add r11, r0, #16

  346.   cmp r7, #3

  347.   beq Loop_C1_6_Relu6

  348.   cmp r7, #1

  349.   beq Loop_C1_6_Relu

  350.   b Loop_C1_6_Write

  351. Loop_C1_6_Relu6:

  352.   cmp r8, #0

  353.   beq End

  354.   sub r8, r8, #1

  355.   vld1.32 {q0-q1}, [r1]!

  356.   vadd.f32 q0, q0, q12

  357.   vadd.f32 q1, q1, q13

  358.   vmin.f32 q0, q0, q14

  359.   vmin.f32 q1, q1, q14

  360.   vmax.f32 q0, q0, q15

  361.   vmax.f32 q1, q1, q15

  362.   vst1.32 {q0}, [r0], r6

  363.   vst1.32 {d2}, [r11], r6

  364.   b Loop_C1_6_Relu6

  365. Loop_C1_6_Relu:

  366.   cmp r8, #0

  367.   beq End

  368.   sub r8, r8, #1

  369.   vld1.32 {q0-q1}, [r1]!

  370.   vadd.f32 q0, q0, q12

  371.   vadd.f32 q1, q1, q13

  372.   vmax.f32 q0, q0, q15

  373.   vmax.f32 q1, q1, q15

  374.   vst1.32 {q0}, [r0], r6

  375.   vst1.32 {d2}, [r11], r6

  376.   b Loop_C1_6_Relu

  377. Loop_C1_6_Write:

  378.   cmp r8, #0

  379.   beq End

  380.   sub r8, r8, #1

  381.   vld1.32 {q0-q1}, [r1]!

  382.   vadd.f32 q0, q0, q12

  383.   vadd.f32 q1, q1, q13

  384.   vst1.32 {q0}, [r0], r6

  385.   vst1.32 {d2}, [r11], r6

  386.   b Loop_C1_6_Write

  387. 

  388. Loop_C1_7:

  389.   add r11, r0, #16

  390.   add r10, r0, #24

  391.   cmp r7, #3

  392.   beq Loop_C1_7_Relu6

  393.   cmp r7, #1

  394.   beq Loop_C1_7_Relu

  395.   b Loop_C1_7_Write

  396. Loop_C1_7_Relu6:

  397.   cmp r8, #0

  398.   beq End

  399.   sub r8, r8, #1

  400.   vld1.32 {q0-q1}, [r1]!

  401.   vadd.f32 q0, q0, q12

  402.   vadd.f32 q1, q1, q13

  403.   vmin.f32 q0, q0, q14

  404.   vmin.f32 q1, q1, q14

  405.   vmax.f32 q0, q0, q15

  406.   vmax.f32 q1, q1, q15

  407.   vst1.32 {q0}, [r0], r6

  408.   vst1.32 {d2}, [r11], r6

  409.   vst1.32 {d3[0]}, [r10], r6

  410.   b Loop_C1_7_Relu6

  411. Loop_C1_7_Relu:

  412.   cmp r8, #0

  413.   beq End

  414.   sub r8, r8, #1

  415.   vld1.32 {q0-q1}, [r1]!

  416.   vadd.f32 q0, q0, q12

  417.   vadd.f32 q1, q1, q13

  418.   vmax.f32 q0, q0, q15

  419.   vmax.f32 q1, q1, q15

  420.   vst1.32 {q0}, [r0], r6

  421.   vst1.32 {d2}, [r11], r6

  422.   vst1.32 {d3[0]}, [r10], r6

  423.   b Loop_C1_7_Relu

  424. Loop_C1_7_Write:

  425.   cmp r8, #0

  426.   beq End

  427.   sub r8, r8, #1

  428.   vld1.32 {q0-q1}, [r1]!

  429.   vadd.f32 q0, q0, q12

  430.   vadd.f32 q1, q1, q13

  431.   vst1.32 {q0}, [r0], r6

  432.   vst1.32 {d2}, [r11], r6

  433.   vst1.32 {d3[0]}, [r10], r6

  434.   b Loop_C1_7_Write

  435. 

  436. End:

  437.   sub sp, sp, #32

  438.   pop {r4-r8, r10, r11, pc}

  439. #endif