OSchip
/
OpenBLAS
Not watched
1
0
Fork 0
Code
Releases 66 Wiki evaluate Activity
Issues 0 Pull Requests 0 Datasets Model Cloudbrain HPC
You can not select more than 25 topics Topics must start with a chinese character,a letter or number, can include dashes ('-') and can be up to 35 characters long.
Tree: 82e80fa82b
Branches Tags
${ item.name }
Create branch ${ searchTerm }
from '82e80fa82b'
${ noResults }
OpenBLAS/kernel/zarch/dkernelMacros.S

903 lines
25 kB
Raw Blame History 

  1. /**********************************Zero Vectors**************************************************/

  2. 

  3. .macro ZERO_CVEC_8x4

  4.     vzero  %v16  

  5.     vzero  %v17   

  6.     vzero  %v18   

  7.     vzero  %v19   

  8.     vzero  %v20   

  9.     vzero  %v21   

  10.     vzero  %v22   

  11.     vzero  %v23   

  12.     vzero  %v24   

  13.     vzero  %v25   

  14.     vzero  %v26   

  15.     vzero  %v27   

  16.     vzero  %v28   

  17.     vzero  %v29   

  18.     vzero  %v30   

  19.     vzero  %v31 

  20. .endm

  21. 

  22. 

  23. .macro ZERO_CVEC_8x2

  24.     vzero  %v16  

  25.     vzero  %v17   

  26.     vzero  %v18   

  27.     vzero  %v19   

  28.     vzero  %v20   

  29.     vzero  %v21   

  30.     vzero  %v22   

  31.     vzero  %v23   

  32.      

  33. .endm

  34. 

  35. .macro ZERO_CVEC_8x1

  36.     vzero  %v16  

  37.     vzero  %v17

  38.     vzero  %v18  

  39.     vzero  %v19     

  40. .endm

  41. 

  42. .macro ZERO_CVEC_4x4

  43.     vzero  %v16  

  44.     vzero  %v17    

  45.     vzero  %v20   

  46.     vzero  %v21    

  47.     vzero  %v24   

  48.     vzero  %v25     

  49.     vzero  %v28   

  50.     vzero  %v29   

  51. .endm

  52. 

  53. .macro ZERO_CVEC_4x2

  54.     vzero  %v16  

  55.     vzero  %v17     

  56.     vzero  %v20   

  57.     vzero  %v21    

  58.      

  59. .endm

  60. 

  61. .macro ZERO_CVEC_4x1

  62.     vzero  %v16  

  63.     vzero  %v17      

  64. .endm

  65. 

  66. .macro ZERO_CVEC_2x4

  67.     vzero  %v16  

  68.     vzero  %v17     

  69.     vzero  %v20   

  70.     vzero  %v21    

  71.      

  72. .endm

  73. 

  74. .macro ZERO_CVEC_2x2

  75.     vzero  %v16       

  76.     vzero  %v20      

  77.      

  78. .endm

  79. 

  80. .macro ZERO_CVEC_2x1

  81.     vzero  %v16   

  82. .endm

  83. 

  84. .macro ZERO_CVEC_1x4

  85.     vzero  %v16  

  86.     vzero  %v17      

  87. .endm

  88. 

  89. .macro ZERO_CVEC_1x2

  90.     vzero  %v16       

  91. .endm

  92. 

  93. .macro ZERO_CVEC_1x1

  94.     LZDR %f1       

  95. .endm

  96. 

  97. 

  98. /***********************************Helper Calculations*************************************/

  99. #define unit_size 8

  100. #define DISP(ind,stride,disp) (ind*stride+disp)

  101. #define DISP8(ind,disp) (ind*unit_size*8+disp)

  102. #define DISP4(ind,disp) (ind*unit_size*4+disp)

  103. #define DISP2(ind,disp) (ind*unit_size*2+disp)

  104. #define DISP1(ind,disp) (ind*unit_size+disp)

  105. #define N8  (8*unit_size)

  106. #define N4  (4*unit_size)

  107. #define N2  (2*unit_size)

  108. #define N1  (1*unit_size)

  109. 

  110. .macro Calculate_8x4_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  111.         vlrepg %v7, DISP4(\Index ,0)(\PTR_B_REG)  

  112.         vlrepg %v1, DISP4(\Index ,8)(\PTR_B_REG)    

  113.         vl  %v2,    DISP8(\Index , 0)(\PTR_A_REG)     

  114.         vl  %v3,    DISP8(\Index ,16)(\PTR_A_REG)     

  115.         vl  %v4,    DISP8(\Index ,32)(\PTR_A_REG)   

  116.         vl  %v5,    DISP8(\Index ,48)(\PTR_A_REG)      

  117.         vfmadb    %v16,%v2,%v7,%v16   

  118.         vfmadb    %v17,%v3,%v7,%v17   

  119.         vfmadb    %v18,%v4,%v7,%v18  

  120.         vfmadb    %v19,%v5,%v7,%v19     

  121.         vfmadb    %v20,%v2,%v1,%v20   

  122.         vfmadb    %v21,%v3,%v1,%v21 

  123.         vfmadb    %v22,%v4,%v1,%v22  

  124.         vfmadb    %v23,%v5,%v1,%v23  

  125.         vlrepg %v7, DISP4(\Index ,16)(\PTR_B_REG)      

  126.         vlrepg %v1, DISP4(\Index ,24)(\PTR_B_REG) 

  127.    .if \IsLast==1         

  128.         la \PTR_A_REG, DISP8(\Index ,64)(\PTR_A_REG)   

  129.    .endif    

  130.         vfmadb    %v24,%v2,%v7,%v24   

  131.         vfmadb    %v25,%v3,%v7,%v25   

  132.         vfmadb    %v26,%v4,%v7,%v26  

  133.         vfmadb    %v27,%v5,%v7,%v27        

  134.         vfmadb    %v28,%v2,%v1,%v28   

  135.         vfmadb    %v29,%v3,%v1,%v29   

  136.         vfmadb    %v30,%v4,%v1,%v30  

  137.         vfmadb    %v31,%v5,%v1,%v31

  138.     .if \IsLast==1      

  139.         la \PTR_B_REG, DISP4(\Index ,32)(\PTR_B_REG)

  140.     .endif    

  141. .endm

  142. 

  143. .macro Calculate_8x2_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  144.         vlrepg %v7, DISP2(\Index ,0)(\PTR_B_REG)  

  145.         vlrepg %v1, DISP2(\Index ,8)(\PTR_B_REG)    

  146.         vl  %v2,    DISP8(\Index ,0)(\PTR_A_REG)     

  147.         vl  %v3,    DISP8(\Index ,16)(\PTR_A_REG)     

  148.         vl  %v4,    DISP8(\Index ,32)(\PTR_A_REG)   

  149.         vl  %v5,    DISP8(\Index ,48)(\PTR_A_REG)      

  150.         vfmadb    %v16,%v2,%v7,%v16   

  151.         vfmadb    %v17,%v3,%v7,%v17   

  152.         vfmadb    %v18,%v4,%v7,%v18  

  153.         vfmadb    %v19,%v5,%v7,%v19     

  154.         vfmadb    %v20,%v2,%v1,%v20  

  155.         vfmadb    %v21,%v3,%v1,%v21

  156.     .if \IsLast==1             

  157.         la \PTR_A_REG, DISP8(\Index ,64)(\PTR_A_REG)  

  158.     .endif        

  159.         vfmadb    %v22,%v4,%v1,%v22  

  160.         vfmadb    %v23,%v5,%v1,%v23 

  161.     .if \IsLast==1                

  162.         la \PTR_B_REG, DISP2(\Index ,16)(\PTR_B_REG)

  163.     .endif         

  164. .endm

  165. 

  166. .macro Calculate_8x1_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  167.         vlrepg %v7, DISP1(\Index ,0)(\PTR_B_REG)    

  168.         vl  %v2,    DISP8(\Index ,0)(\PTR_A_REG)     

  169.         vl  %v3,    DISP8(\Index ,16)(\PTR_A_REG)     

  170.         vl  %v4,    DISP8(\Index ,32)(\PTR_A_REG)   

  171.         vl  %v5,    DISP8(\Index ,48)(\PTR_A_REG)     

  172.         vfmadb    %v16,%v2,%v7,%v16      

  173.     .if \IsLast==1            

  174.         la \PTR_B_REG, DISP1(\Index ,8)(\PTR_B_REG) 

  175.     .endif    

  176.         vfmadb    %v17,%v3,%v7,%v17   

  177.         vfmadb    %v18,%v4,%v7,%v18  

  178.         vfmadb    %v19,%v5,%v7,%v19    

  179.     .if \IsLast==1    

  180.         la \PTR_A_REG, DISP8(\Index ,64)(\PTR_A_REG)

  181.     .endif      

  182. .endm

  183. 

  184. .macro Calculate_4x4_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  185.         vlrepg %v7, DISP4(\Index ,0)(\PTR_B_REG)  

  186.         vlrepg %v1, DISP4(\Index ,8)(\PTR_B_REG)    

  187.         vl  %v2,    DISP4(\Index ,0)(\PTR_A_REG)     

  188.         vl  %v3,    DISP4(\Index ,16)(\PTR_A_REG)         

  189.         vfmadb    %v16,%v2,%v7,%v16   

  190.         vfmadb    %v17,%v3,%v7,%v17       

  191.         vfmadb    %v20,%v2,%v1,%v20   

  192.         vfmadb    %v21,%v3,%v1,%v21 

  193.         vlrepg %v7, DISP4(\Index ,16)(\PTR_B_REG)      

  194.         vlrepg %v1, DISP4(\Index ,24)(\PTR_B_REG)  

  195.     .if \IsLast==1           

  196.         la \PTR_A_REG, DISP4(\Index ,32)(\PTR_A_REG)

  197.     .endif           

  198.         vfmadb    %v24,%v2,%v7,%v24   

  199.         vfmadb    %v25,%v3,%v7,%v25  

  200.         vfmadb    %v28,%v2,%v1,%v28   

  201.         vfmadb    %v29,%v3,%v1,%v29 

  202.     .if \IsLast==1               

  203.         la \PTR_B_REG, DISP4(\Index ,32)(\PTR_B_REG) 

  204.     .endif      

  205. .endm

  206. 

  207. .macro Calculate_4x2_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  208.         vlrepg %v7, DISP2(\Index ,0)(\PTR_B_REG)  

  209.         vlrepg %v1, DISP2(\Index ,8)(\PTR_B_REG)    

  210.         vl  %v2, DISP4(\Index ,0)(\PTR_A_REG)     

  211.         vl  %v3, DISP4(\Index ,16)(\PTR_A_REG)       

  212.         vfmadb    %v16,%v2,%v7,%v16   

  213.         vfmadb    %v17,%v3,%v7,%v17 

  214.     .if \IsLast==1    

  215.         la \PTR_B_REG, DISP2(\Index ,16)(\PTR_B_REG)  

  216.     .endif          

  217.         vfmadb    %v20,%v2,%v1,%v20   

  218.         vfmadb    %v21,%v3,%v1,%v21  

  219.     .if \IsLast==1       

  220.         la \PTR_A_REG, DISP4(\Index ,32)(\PTR_A_REG)   

  221.     .endif      

  222. .endm

  223. 

  224. .macro Calculate_4x1_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  225.         vlrepg %v7, DISP1(\Index ,0)(\PTR_B_REG)    

  226.         vl  %v2, DISP4(\Index ,0)(\PTR_A_REG)     

  227.         vl  %v3, DISP4(\Index ,16)(\PTR_A_REG) 

  228.     .if \IsLast==1                 

  229.         la \PTR_B_REG, DISP1(\Index ,8)(\PTR_B_REG)  

  230.     .endif      

  231.         vfmadb    %v16,%v2,%v7,%v16      

  232.         vfmadb    %v17,%v3,%v7,%v17   

  233.     .if \IsLast==1          

  234.         la \PTR_A_REG, DISP4(\Index ,32)(\PTR_A_REG)

  235.     .endif         

  236. .endm

  237. 

  238. .macro Calculate_2x2_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  239.         vlrepg %v7, DISP2(\Index ,0)(\PTR_B_REG)  

  240.         vlrepg %v1, DISP2(\Index ,8)(\PTR_B_REG)    

  241.         vl  %v2,    DISP2(\Index ,0)(\PTR_A_REG)         

  242.         vfmadb    %v16,%v2,%v7,%v16    

  243.     .if \IsLast==1           

  244.         la \PTR_A_REG, DISP2(\Index ,16)(\PTR_A_REG)  

  245.     .endif         

  246.         vfmadb    %v20,%v2,%v1,%v20  

  247.     .if \IsLast==1          

  248.         la \PTR_B_REG, DISP2(\Index ,16)(\PTR_B_REG)

  249.     .endif        

  250. .endm

  251.  

  252.  

  253. 

  254. .macro Calculate_2x1_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  255.         vlrepg %v7, DISP1(\Index ,0)(\PTR_B_REG)    

  256.         vl  %v2, DISP2(\Index ,0)(\PTR_A_REG)  

  257.     .if \IsLast==1              

  258.         la \PTR_B_REG, DISP1(\Index ,8)(\PTR_B_REG)

  259.     .endif        

  260.         vfmadb    %v16,%v2,%v7,%v16 

  261.     .if \IsLast==1     

  262.         la \PTR_A_REG, DISP2(\Index ,16)(\PTR_A_REG)

  263.     .endif         

  264. .endm

  265. 

  266. .macro  Calculate_1x1_I  PTR_A_REG,PTR_B_REG,Index,IsLast

  267.      ld %f2,DISP1(\Index ,0)(\PTR_A_REG) /**a*/

  268.     .if \IsLast==1  

  269.       la  \PTR_A_REG,DISP1(\Index ,8)(\PTR_A_REG)

  270.     .endif 

  271.      madb %f1,%f2,DISP1(\Index ,0)(\PTR_B_REG)

  272.     .if \IsLast==1       

  273.       la  \PTR_B_REG,DISP1(\Index ,8)(\PTR_B_REG) 

  274.     .endif    

  275. .endm

  276. 

  277. .macro CALC_8x4  PTR_A_REG,PTR_B_REG

  278.    Calculate_8x4_I  \PTR_A_REG,\PTR_B_REG,0,1

  279. .endm

  280. 

  281. .macro CALC_8x4_4  PTR_A_REG,PTR_B_REG 

  282.    Calculate_8x4_I  \PTR_A_REG,\PTR_B_REG,0,0

  283.    Calculate_8x4_I  \PTR_A_REG,\PTR_B_REG,1,0

  284.    Calculate_8x4_I  \PTR_A_REG,\PTR_B_REG,2,0

  285.    Calculate_8x4_I  \PTR_A_REG,\PTR_B_REG,3,1 

  286. .endm

  287. 

  288. .macro CALC_8x2  PTR_A_REG,PTR_B_REG

  289.    Calculate_8x2_I  \PTR_A_REG,\PTR_B_REG,0,1

  290. .endm

  291. 

  292. .macro CALC_8x2_4  PTR_A_REG,PTR_B_REG 

  293.    Calculate_8x2_I  \PTR_A_REG,\PTR_B_REG,0,0

  294.    Calculate_8x2_I  \PTR_A_REG,\PTR_B_REG,1,0

  295.    Calculate_8x2_I  \PTR_A_REG,\PTR_B_REG,2,0

  296.    Calculate_8x2_I  \PTR_A_REG,\PTR_B_REG,3,1 

  297. .endm

  298. 

  299. .macro CALC_8x1  PTR_A_REG,PTR_B_REG

  300.    Calculate_8x1_I  \PTR_A_REG,\PTR_B_REG,0,1

  301. .endm

  302. 

  303. .macro CALC_8x1_4  PTR_A_REG,PTR_B_REG 

  304.    Calculate_8x1_I  \PTR_A_REG,\PTR_B_REG,0,0

  305.    Calculate_8x1_I  \PTR_A_REG,\PTR_B_REG,1,0

  306.    Calculate_8x1_I  \PTR_A_REG,\PTR_B_REG,2,0

  307.    Calculate_8x1_I  \PTR_A_REG,\PTR_B_REG,3,1 

  308. .endm

  309. 

  310. .macro CALC_4x4  PTR_A_REG,PTR_B_REG

  311.    Calculate_4x4_I  \PTR_A_REG,\PTR_B_REG,0,1

  312. .endm

  313. 

  314. .macro CALC_4x4_4  PTR_A_REG,PTR_B_REG 

  315.    Calculate_4x4_I  \PTR_A_REG,\PTR_B_REG,0,0

  316.    Calculate_4x4_I  \PTR_A_REG,\PTR_B_REG,1,0

  317.    Calculate_4x4_I  \PTR_A_REG,\PTR_B_REG,2,0

  318.    Calculate_4x4_I  \PTR_A_REG,\PTR_B_REG,3,1 

  319. .endm

  320. 

  321. .macro CALC_4x2  PTR_A_REG,PTR_B_REG

  322.    Calculate_4x2_I  \PTR_A_REG,\PTR_B_REG,0,1

  323. .endm

  324. 

  325. .macro CALC_4x2_4  PTR_A_REG,PTR_B_REG 

  326.    Calculate_4x2_I  \PTR_A_REG,\PTR_B_REG,0,0

  327.    Calculate_4x2_I  \PTR_A_REG,\PTR_B_REG,1,0

  328.    Calculate_4x2_I  \PTR_A_REG,\PTR_B_REG,2,0

  329.    Calculate_4x2_I  \PTR_A_REG,\PTR_B_REG,3,1 

  330. .endm

  331. 

  332. .macro CALC_4x1  PTR_A_REG,PTR_B_REG

  333.    Calculate_4x1_I  \PTR_A_REG,\PTR_B_REG,0,1

  334. .endm

  335. 

  336. .macro CALC_4x1_4  PTR_A_REG,PTR_B_REG 

  337.    Calculate_4x1_I  \PTR_A_REG,\PTR_B_REG,0,0

  338.    Calculate_4x1_I  \PTR_A_REG,\PTR_B_REG,1,0

  339.    Calculate_4x1_I  \PTR_A_REG,\PTR_B_REG,2,0

  340.    Calculate_4x1_I  \PTR_A_REG,\PTR_B_REG,3,1 

  341. .endm

  342. 

  343. .macro CALC_2x4  PTR_A_REG,PTR_B_REG

  344.    Calculate_4x2_I  \PTR_B_REG,\PTR_A_REG,0,1

  345. .endm

  346. 

  347. .macro CALC_2x4_4  PTR_A_REG,PTR_B_REG 

  348.    Calculate_4x2_I  \PTR_B_REG,\PTR_A_REG,0,0

  349.    Calculate_4x2_I  \PTR_B_REG,\PTR_A_REG,1,0

  350.    Calculate_4x2_I  \PTR_B_REG,\PTR_A_REG,2,0

  351.    Calculate_4x2_I  \PTR_B_REG,\PTR_A_REG,3,1 

  352. .endm

  353. 

  354. .macro CALC_2x2  PTR_A_REG,PTR_B_REG

  355.    Calculate_2x2_I  \PTR_A_REG,\PTR_B_REG,0,1

  356. .endm

  357. 

  358. .macro CALC_2x2_4  PTR_A_REG,PTR_B_REG 

  359.    Calculate_2x2_I  \PTR_A_REG,\PTR_B_REG,0,0

  360.    Calculate_2x2_I  \PTR_A_REG,\PTR_B_REG,1,0

  361.    Calculate_2x2_I  \PTR_A_REG,\PTR_B_REG,2,0

  362.    Calculate_2x2_I  \PTR_A_REG,\PTR_B_REG,3,1 

  363. .endm

  364. 

  365. .macro CALC_2x1  PTR_A_REG,PTR_B_REG

  366.    Calculate_2x1_I  \PTR_A_REG,\PTR_B_REG,0,1

  367. .endm

  368. 

  369. .macro CALC_2x1_4  PTR_A_REG,PTR_B_REG 

  370.    Calculate_2x1_I  \PTR_A_REG,\PTR_B_REG,0,0

  371.    Calculate_2x1_I  \PTR_A_REG,\PTR_B_REG,1,0

  372.    Calculate_2x1_I  \PTR_A_REG,\PTR_B_REG,2,0

  373.    Calculate_2x1_I  \PTR_A_REG,\PTR_B_REG,3,1 

  374. .endm

  375. 

  376. .macro CALC_1x4  PTR_A_REG,PTR_B_REG

  377.    Calculate_4x1_I  \PTR_B_REG,\PTR_A_REG,0,1

  378. .endm

  379. 

  380. .macro CALC_1x4_4  PTR_A_REG,PTR_B_REG 

  381.    Calculate_4x1_I  \PTR_B_REG,\PTR_A_REG,0,0

  382.    Calculate_4x1_I  \PTR_B_REG,\PTR_A_REG,1,0

  383.    Calculate_4x1_I  \PTR_B_REG,\PTR_A_REG,2,0

  384.    Calculate_4x1_I  \PTR_B_REG,\PTR_A_REG,3,1 

  385. .endm

  386. 

  387. .macro CALC_1x2  PTR_A_REG,PTR_B_REG

  388.    Calculate_2x1_I  \PTR_B_REG,\PTR_A_REG,0,1

  389. .endm

  390. 

  391. .macro CALC_1x2_4  PTR_A_REG,PTR_B_REG 

  392.    Calculate_2x1_I  \PTR_B_REG,\PTR_A_REG,0,0

  393.    Calculate_2x1_I  \PTR_B_REG,\PTR_A_REG,1,0

  394.    Calculate_2x1_I  \PTR_B_REG,\PTR_A_REG,2,0

  395.    Calculate_2x1_I  \PTR_B_REG,\PTR_A_REG,3,1 

  396. .endm

  397. 

  398. .macro CALC_1x1  PTR_A_REG,PTR_B_REG

  399.    Calculate_1x1_I  \PTR_A_REG,\PTR_B_REG,0,1

  400. .endm

  401. 

  402. .macro CALC_1x1_4  PTR_A_REG,PTR_B_REG 

  403.    Calculate_1x1_I  \PTR_A_REG,\PTR_B_REG,0,0

  404.    Calculate_1x1_I  \PTR_A_REG,\PTR_B_REG,1,0

  405.    Calculate_1x1_I  \PTR_A_REG,\PTR_B_REG,2,0

  406.    Calculate_1x1_I  \PTR_A_REG,\PTR_B_REG,3,1 

  407. .endm

  408.  

  409. 

  410. /**************************************STORAGE*************************************************/

  411. 

  412. 

  413. .macro Multiply_8x1 vr1,vr2,vr3,vr4,va1,va2,va3,va4,vb1   

  414.  #if defined(TRMMKERNEL)

  415.         vfmdb    \vr1,\va1,\vb1    

  416.         vfmdb    \vr2,\va2,\vb1    

  417.         vfmdb    \vr3,\va3,\vb1  

  418.         vfmdb    \vr4,\va4,\vb1   

  419.  #else

  420.         vfmadb    \vr1,\va1,\vb1,\vr1    

  421.         vfmadb    \vr2,\va2,\vb1,\vr2   

  422.         vfmadb    \vr3,\va3,\vb1,\vr3  

  423.         vfmadb    \vr4,\va4,\vb1,\vr4   

  424.  #endif         

  425. .endm    

  426. 

  427. .macro Multiply_4x1 vr1,vr2, va1,va2, vb1   

  428.  #if defined(TRMMKERNEL)

  429.         vfmdb    \vr1,\va1,\vb1    

  430.         vfmdb    \vr2,\va2,\vb1     

  431.  #else

  432.         vfmadb    \vr1,\va1,\vb1,\vr1    

  433.         vfmadb    \vr2,\va2,\vb1,\vr2    

  434.  #endif        

  435. .endm

  436. 

  437. .macro Multiply_2x1 vr1, va1,vb1   

  438.  #if defined(TRMMKERNEL)

  439.         vfmdb    \vr1,\va1,\vb1     

  440.  #else

  441.         vfmadb    \vr1,\va1,\vb1,\vr1      

  442.  #endif         

  443. .endm   

  444. 

  445.  

  446. .macro STORE_8x4  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL , LV1 ,LV2

  447.     la \LV1,0(\LDC_BYTE_ORIGINAL, \LDC_BYTE_ORIGINAL)

  448. #if !defined(TRMMKERNEL)

  449.     vl %v1,0(\CIJ_REG)

  450.     vl %v2,16(\CIJ_REG)

  451.     vl %v3,32(\CIJ_REG)

  452.     vl %v4,48(\CIJ_REG)

  453. #endif    

  454.     Multiply_8x1 %v1,%v2,%v3,%v4,  %v16,%v17,%v18,%v19  ,\ALPHA_VECREG

  455.     vst %v1,0(\CIJ_REG) 

  456.     vst %v2,16(\CIJ_REG) 

  457.     vst %v3,32(\CIJ_REG) 

  458.     vst %v4,48(\CIJ_REG) 

  459.     

  460.     la \LV2,0(\LV1,\LDC_BYTE_ORIGINAL )

  461. #if !defined(TRMMKERNEL)    

  462.     vl %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  463.     vl %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  464.     vl %v18,32(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  465.     vl %v19,48(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  466. #endif

  467.     Multiply_8x1 %v16,%v17,%v18,%v19,  %v20,%v21,%v22,%v23  ,\ALPHA_VECREG

  468.     vst %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  469.     vst %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  470.     vst %v18,32(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  471.     vst %v19,48(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  472. 

  473.  #if !defined(TRMMKERNEL)

  474.     vl %v1,0(\CIJ_REG,\LV1)

  475.     vl %v2,16(\CIJ_REG,\LV1)

  476.     vl %v3,32(\CIJ_REG,\LV1)

  477.     vl %v4,48(\CIJ_REG,\LV1)

  478. #endif    

  479.     Multiply_8x1 %v1,%v2,%v3,%v4,  %v24,%v25,%v26,%v27  ,\ALPHA_VECREG

  480.     vst %v1,0(\CIJ_REG,\LV1) 

  481.     vst %v2,16(\CIJ_REG,\LV1) 

  482.     vst %v3,32(\CIJ_REG,\LV1) 

  483.     vst %v4,48(\CIJ_REG,\LV1)  

  484. 

  485. #if !defined(TRMMKERNEL)    

  486.     vl %v16,0(\CIJ_REG,\LV2)

  487.     vl %v17,16(\CIJ_REG,\LV2)

  488.     vl %v18,32(\CIJ_REG,\LV2)

  489.     vl %v19,48(\CIJ_REG,\LV2)

  490. #endif

  491.     Multiply_8x1 %v16,%v17,%v18,%v19,  %v28,%v29,%v30,%v31  ,\ALPHA_VECREG

  492.     vst %v16,0(\CIJ_REG,\LV2) 

  493.     vst %v17,16(\CIJ_REG,\LV2) 

  494.     vst %v18,32(\CIJ_REG,\LV2) 

  495.     vst %v19,48(\CIJ_REG,\LV2) 

  496. 

  497.     la \CIJ_REG,64(\CIJ_REG)

  498.  

  499. .endm

  500. 

  501. .macro STORE_8x2  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL

  502. #if !defined(TRMMKERNEL)

  503.     vl %v1,0(\CIJ_REG)

  504.     vl %v2,16(\CIJ_REG)

  505.     vl %v3,32(\CIJ_REG)

  506.     vl %v4,48(\CIJ_REG)

  507. #endif    

  508.     Multiply_8x1 %v1,%v2,%v3,%v4,  %v16,%v17,%v18,%v19  ,\ALPHA_VECREG

  509.     vst %v1,0(\CIJ_REG) 

  510.     vst %v2,16(\CIJ_REG) 

  511.     vst %v3,32(\CIJ_REG) 

  512.     vst %v4,48(\CIJ_REG) 

  513.      

  514. #if !defined(TRMMKERNEL)    

  515.     vl %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  516.     vl %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  517.     vl %v18,32(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  518.     vl %v19,48(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  519. #endif

  520.     Multiply_8x1 %v16,%v17,%v18,%v19,  %v20,%v21,%v22,%v23  ,\ALPHA_VECREG

  521.     vst %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  522.     vst %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  523.     vst %v18,32(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  524.     vst %v19,48(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  525.  

  526.    la \CIJ_REG,64(\CIJ_REG)

  527.  

  528. .endm

  529. 

  530. .macro STORE_8x1  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL

  531.     

  532. #if !defined(TRMMKERNEL)

  533.     vl %v1,0(\CIJ_REG)

  534.     vl %v2,16(\CIJ_REG)

  535.     vl %v3,32(\CIJ_REG)

  536.     vl %v4,48(\CIJ_REG)

  537. #endif    

  538.     Multiply_8x1 %v1,%v2,%v3,%v4,  %v16,%v17,%v18,%v19  ,\ALPHA_VECREG

  539.     vst %v1,0(\CIJ_REG) 

  540.     vst %v2,16(\CIJ_REG) 

  541.     vst %v3,32(\CIJ_REG) 

  542.     vst %v4,48(\CIJ_REG) 

  543. 

  544.     la \CIJ_REG,64(\CIJ_REG)

  545. .endm

  546. 

  547. 

  548. .macro STORE_4x4  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL,   LV1 ,LV2

  549.     la \LV1,0(\LDC_BYTE_ORIGINAL, \LDC_BYTE_ORIGINAL)

  550. #if !defined(TRMMKERNEL)

  551.     vl %v1,0(\CIJ_REG)

  552.     vl %v2,16(\CIJ_REG) 

  553. #endif    

  554.     Multiply_4x1 %v1,%v2 ,  %v16,%v17   ,\ALPHA_VECREG

  555.     vst %v1,0(\CIJ_REG) 

  556.     vst %v2,16(\CIJ_REG)  

  557.     

  558.     la \LV2,0(\LV1,\LDC_BYTE_ORIGINAL )

  559. #if !defined(TRMMKERNEL)    

  560.     vl %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  561.     vl %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  562. #endif

  563.     Multiply_4x1 %v16,%v17 ,  %v20,%v21  ,\ALPHA_VECREG

  564.     vst %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  565.     vst %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL)  

  566. 

  567.  #if !defined(TRMMKERNEL)

  568.     vl %v1,0(\CIJ_REG,\LV1)

  569.     vl %v2,16(\CIJ_REG,\LV1) 

  570. #endif    

  571.     Multiply_4x1 %v1,%v2 ,  %v24,%v25 ,\ALPHA_VECREG

  572.     vst %v1,0(\CIJ_REG,\LV1) 

  573.     vst %v2,16(\CIJ_REG,\LV1)    

  574. 

  575. #if !defined(TRMMKERNEL)    

  576.     vl %v16,0(\CIJ_REG,\LV2)

  577.     vl %v17,16(\CIJ_REG,\LV2) 

  578. #endif

  579.     Multiply_4x1 %v16,%v17,   %v28,%v29   ,\ALPHA_VECREG

  580.     vst %v16,0(\CIJ_REG,\LV2) 

  581.     vst %v17,16(\CIJ_REG,\LV2)   

  582. 

  583.    la \CIJ_REG,32(\CIJ_REG)

  584.  

  585. .endm

  586. 

  587. 

  588. .macro STORE_4x2  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL

  589.     

  590. #if !defined(TRMMKERNEL)

  591.     vl %v1,0(\CIJ_REG)

  592.     vl %v2,16(\CIJ_REG) 

  593. #endif    

  594.     Multiply_4x1 %v1,%v2 ,  %v16,%v17   ,\ALPHA_VECREG

  595.     vst %v1,0(\CIJ_REG) 

  596.     vst %v2,16(\CIJ_REG)   

  597. 

  598. #if !defined(TRMMKERNEL)    

  599.     vl %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  600.     vl %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  601. #endif

  602.     Multiply_4x1 %v16,%v17 ,  %v20,%v21  ,\ALPHA_VECREG

  603.     vst %v16,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  604.     vst %v17,16(\CIJ_REG,\LDC_BYTE_ORIGINAL)   

  605. 

  606.     la \CIJ_REG,32(\CIJ_REG)

  607.  

  608. .endm

  609. .macro STORE_4x1  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL

  610.     

  611. #if !defined(TRMMKERNEL)

  612.     vl %v1,0(\CIJ_REG)

  613.     vl %v2,16(\CIJ_REG) 

  614. #endif    

  615.     Multiply_4x1 %v1,%v2 ,  %v16,%v17   ,\ALPHA_VECREG

  616.     vst %v1,0(\CIJ_REG) 

  617.     vst %v2,16(\CIJ_REG)   

  618.  

  619.       la \CIJ_REG,32(\CIJ_REG)

  620.  

  621. .endm

  622. 

  623. .macro STORE_2x2  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL

  624.  

  625. #if !defined(TRMMKERNEL)    

  626.     vl %v1,0(\CIJ_REG)

  627. #endif    

  628.     Multiply_2x1   %v1,%v16,\ALPHA_VECREG 

  629.     vst %v1,0(\CIJ_REG) 

  630. 

  631. #if !defined(TRMMKERNEL) 

  632.     vl %v2,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  633. #endif    

  634.     Multiply_2x1   %v2,%v20,\ALPHA_VECREG 

  635.     vst %v2,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  636. 

  637.     la \CIJ_REG,16(\CIJ_REG)

  638.  

  639. .endm

  640. 

  641. 

  642. .macro STORE_2x1  ALPHA_VECREG,CIJ_REG , LDC_BYTE_ORIGINAL

  643.  

  644. #if !defined(TRMMKERNEL)    

  645.     vl %v1,0(\CIJ_REG)

  646. #endif    

  647.     Multiply_2x1   %v1,%v16,\ALPHA_VECREG 

  648.     vst %v1,0(\CIJ_REG) 

  649. 

  650.     la \CIJ_REG,16(\CIJ_REG)

  651. .endm

  652. 

  653. 

  654. /*STORE C1X1*/

  655. .macro STORE_1x1  ALPHA_FLOAT,CIJ_REG,LDC_BYTE_ORIGINAL  

  656. 

  657. #if  defined(TRMMKERNEL) 

  658.      mdbr %f1,\ALPHA_FLOAT

  659.      std %f1,0(CIJ_LOCAL)  

  660. #else    

  661.      ld %f2,0(CIJ_LOCAL)

  662.      madbr %f2,%f1,\ALPHA_FLOAT

  663.      std %f2,0(CIJ_LOCAL) 

  664. #endif     

  665.      la \CIJ_REG,8(\CIJ_REG) 

  666. .endm

  667. 

  668. /*reversed ones*/

  669. 

  670. .macro STORE_2x4  ALPHA_REG,CIJ_REG , LDC_BYTE_ORIGINAL , LV1 ,LV2

  671. /**/

  672.     vfmdb %v1,%v16,\ALPHA_REG

  673.     vfmdb %v2,%v17,\ALPHA_REG

  674.     vfmdb %v6,%v20,\ALPHA_REG

  675.     vfmdb %v7,%v21,\ALPHA_REG

  676.     vrepg %v4,%v1,1

  677.     vrepg %v5,%v6,1

  678.     la \LV1,0(\LDC_BYTE_ORIGINAL, \LDC_BYTE_ORIGINAL) 

  679.  #if !defined(TRMMKERNEL)     

  680.     adb %f1, 0(\CIJ_REG)

  681.  #endif   

  682.     std %f1,0(\CIJ_REG)

  683.  #if !defined(TRMMKERNEL) 

  684.     adb %f6, 8(\CIJ_REG)

  685.  #endif   

  686.     std %f6,8(\CIJ_REG)

  687.   #if !defined(TRMMKERNEL)     

  688.     adb %f4,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  689.   #endif  

  690.     std %f4,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  691.   #if !defined(TRMMKERNEL)   

  692.     adb %f5,8(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  693.   #endif  

  694.     std %f5,8(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  695.      

  696.       /*add LDC_BYTE */

  697.     la \LV2,0(\LV1,\LDC_BYTE_ORIGINAL )

  698.     vrepg %v4,%v2,1

  699.     vrepg %v5,%v7,1

  700.   #if !defined(TRMMKERNEL) 

  701.     adb %f2,0(\CIJ_REG,\LV1)

  702.   #endif  

  703.     std %f2,0(\CIJ_REG,\LV1)

  704.   #if !defined(TRMMKERNEL)   

  705.     adb %f7,8(\CIJ_REG,\LV1)

  706.   #endif  

  707.     std %f7,8(\CIJ_REG,\LV1)

  708.   #if  !defined(TRMMKERNEL) 

  709.     adb %f4,0(\CIJ_REG,\LV2)

  710.   #endif  

  711.     std %f4,0(\CIJ_REG,\LV2)

  712.   #if !defined(TRMMKERNEL) 

  713.     adb %f5,8(\CIJ_REG,\LV2)

  714.   #endif  

  715.     std %f5,8(\CIJ_REG,\LV2)

  716.     

  717.      la \CIJ_REG,16(\CIJ_REG)

  718. 

  719. .endm

  720. 

  721. .macro STORE_1x4  ALPHA_REG,CIJ_REG , LDC_BYTE_ORIGINAL  , LV1 ,LV2

  722.  

  723.     vfmdb %v1,%v16,\ALPHA_REG

  724.     vfmdb %v2,%v17,\ALPHA_REG

  725.     vrepg %v4,%v1,1

  726.     vrepg %v5,%v2,1

  727.     la \LV1,0(\LDC_BYTE_ORIGINAL, \LDC_BYTE_ORIGINAL) 

  728.   #if !defined(TRMMKERNEL)    

  729.     adb %f1, 0(\CIJ_REG)

  730.   #endif   

  731.     std %f1,0(\CIJ_REG)

  732.   #if !defined(TRMMKERNEL)     

  733.     adb %f4,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  734.   #endif  

  735.     std %f4,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  736.       /*add LDC_BYTE */

  737.     la \LV2,0(\LV1,\LDC_BYTE_ORIGINAL )

  738.   #if !defined(TRMMKERNEL)  

  739.     adb %f2,0(\CIJ_REG,\LV1)

  740.   #endif  

  741.     std %f2,0(\CIJ_REG,\LV1)

  742.   #if !defined(TRMMKERNEL)  

  743.     adb %f5,0(\CIJ_REG,\LV2)

  744.   #endif  

  745.     std %f5,0(\CIJ_REG,\LV2)

  746. 

  747.     la \CIJ_REG,8(\CIJ_REG)

  748. 

  749. .endm

  750. 

  751.  .macro STORE_1x2  ALPHA_REG,CIJ_REG , LDC_BYTE_ORIGINAL

  752. /**/

  753.     vfmdb %v1,%v16,\ALPHA_REG 

  754.     vrepg %v4,%v1,1  

  755.    #if !defined(TRMMKERNEL)     

  756.     adb %f1, 0(\CIJ_REG)

  757.    #endif  

  758.     std %f1,0(\CIJ_REG)

  759.     #if !defined(TRMMKERNEL)  

  760.     adb %f4,0(\CIJ_REG,\LDC_BYTE_ORIGINAL)

  761.     #endif

  762.     std %f4,0(\CIJ_REG,\LDC_BYTE_ORIGINAL) 

  763.       

  764.     la \CIJ_REG,8(\CIJ_REG)

  765. 

  766. .endm

  767. 

  768. 

  769. 

  770. 

  771. /****************************TRMM POINTER REFRESH MACROSES*************************/

  772. 

  773. .macro RefreshPointers  PTR_A,PTR_B,OFF_VAL,B_VAL,C_A,C_B

  774.     #if (defined(LEFT) &&  defined(TRANSA)) ||  (!defined(LEFT) && !defined(TRANSA))

  775.                /*  ptrbb = bb;*/

  776.             lgr \PTR_B,\B_VAL      /*refresh BPOINT*/

  777. 

  778.     #else

  779.              /*  ptrba  =ptrba+ off*C_A;

  780.               ptrbb = bb + off*C_B;*/

  781. .if \C_B==4 

  782. 		.if \C_A==8 

  783. 			sllg \PTR_B, \OFF_VAL,5

  784. 			la \PTR_A,0(\PTR_A,\PTR_B) /*ptrba+off*4*/

  785. 			agr \PTR_A,\PTR_B /*ptrba+off*4**/

  786. 			la \PTR_B,0(\B_VAL,\PTR_B)	  

  787. 		.elseif \C_A==4

  788. 			sllg \PTR_B, \OFF_VAL,5 

  789. 			agr \PTR_A,\PTR_B /*ptrba+off*4**/

  790. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  791. 		.elseif \C_A==2

  792. 			sllg \PTR_B, \OFF_VAL,4 

  793. 			la \PTR_A,0(\PTR_A,\PTR_B) /*ptrba+off*2**/

  794. 			agr \PTR_B, \PTR_B   

  795. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  796. 

  797. 		.elseif \C_A==1

  798. 			sllg \PTR_B, \OFF_VAL,3 

  799. 			agr \PTR_A,\PTR_B /*ptrba+off*4**/

  800. 			sllg \PTR_B, \OFF_VAL,5   

  801. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  802. 		.endif

  803. 

  804. .elseif \C_B==2

  805. 		.if \C_A==8 

  806. 			sllg \PTR_B, \OFF_VAL,6 

  807. 			agr \PTR_A,\PTR_B /*ptrba+off*8**/

  808. 			sllg \PTR_B, \OFF_VAL,4   

  809. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  810. 		.elseif \C_A==4

  811. 			sllg \PTR_B, \OFF_VAL,4 

  812. 			la \PTR_A,0(\PTR_A,\PTR_B) /*ptrba+off*2**/

  813. 			agr \PTR_A,\PTR_B /*ptrba+off*2**/  

  814. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  815. 		.elseif \C_A==2

  816. 			sllg \PTR_B, \OFF_VAL,4 

  817. 			agr \PTR_A,\PTR_B /*ptrba+off*2**/ 

  818. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/ 

  819. 		.elseif \C_A==1

  820. 			sllg \PTR_B, \OFF_VAL,3 

  821. 			la \PTR_A,0(\PTR_A,\PTR_B) /*ptrba+off*1**/

  822. 			agr \PTR_B,\PTR_B /* off+off**/  

  823. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  824. 		.endif

  825. 

  826. .elseif \C_B==1

  827. 		.if \C_A==8 

  828. 			sllg \PTR_B, \OFF_VAL,6 

  829. 			agr \PTR_A,\PTR_B /*ptrba+off*8**/

  830. 			sllg \PTR_B, \OFF_VAL,3 

  831. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  832. 		.elseif \C_A==4

  833. 			sllg \PTR_B, \OFF_VAL,5 

  834. 			agr \PTR_A,\PTR_B /*ptrba+off*4**/

  835. 			sllg \PTR_B, \OFF_VAL,3 

  836. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  837. 		.elseif \C_A==2

  838. 			sllg \PTR_B, \OFF_VAL,3 

  839. 			la \PTR_A,0(\PTR_A,\PTR_B) /*ptrba+off*1**/

  840. 			agr \PTR_A,\PTR_B /*ptrba+off*1**/

  841. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  842. 

  843. 		.elseif \C_A==1

  844. 			sllg \PTR_B, \OFF_VAL,3 

  845. 			agr \PTR_A,\PTR_B /*ptrba+off*1**/ 

  846. 			la \PTR_B,0(\B_VAL,\PTR_B)	  /*refresh BPOINT*/

  847. 		.endif

  848. .endif

  849.              

  850.  

  851.     #endif 

  852. .endm

  853. 

  854. /**/

  855. .macro RefreshTempBk TEMP_VAL,BK_VAL,OFF_VAL,INCR_A,INCR_B

  856.     #if (defined(LEFT) && !defined(TRANSA)) ||  (!defined(LEFT) && defined(TRANSA))

  857.                             /* temp = bk-off;*/

  858.            sgrk \TEMP_VAL,\BK_VAL,\OFF_VAL

  859. 

  860.     #elif defined(LEFT)

  861.                             /* temp = off+INCR_A;	// number of values in A */

  862.            la \TEMP_VAL,\INCR_A(\OFF_VAL)

  863.     #else

  864.                             /* temp = off+INCR_B	// number of values in B*/

  865.            la \TEMP_VAL,\INCR_B(\OFF_VAL)

  866.     #endif

  867. 

  868. .endm

  869.  

  870. 

  871. .macro RefreshPointersAndOFF TEMP_VAL,BK_VAL,OFF_VAL,PTR_B,PTR_A,C_A,C_B

  872. 

  873.     #if ( defined(LEFT) && defined(TRANSA)) || (!defined(LEFT) && !defined(TRANSA))

  874.                     /*temp = bk - off;*/

  875.                     sgrk \TEMP_VAL,\BK_VAL,\OFF_VAL

  876.     #ifdef LEFT

  877.                     /*temp -= 8; // number of values in A*/

  878.                     lay \TEMP_VAL,-\C_A(\TEMP_VAL)

  879.     #else

  880.                     /*temp -= 4; // number of values in B*/

  881.                    lay \TEMP_VAL,-\C_B(\TEMP_VAL)

  882.     #endif

  883.                     /*ptrba += temp*C_A;

  884.                     ptrbb += temp*C_B;*/ 

  885. 		.if  \C_A==8 

  886. 			sllg \TEMP_VAL, \TEMP_VAL,6	

  887. 		.elseif \C_A==4

  888. 			sllg \TEMP_VAL, \TEMP_VAL,5 /*temp*4*/ 

  889. 		.elseif \C_A==2

  890. 			sllg \TEMP_VAL, \TEMP_VAL,4 /*temp*2*/  

  891. 		.elseif \C_A==1

  892. 			sllg \TEMP_VAL, \TEMP_VAL,3 /*temp*1*/  

  893. 		.endif

  894.                 la \PTR_A,0(\PTR_A,\TEMP_VAL) /*ptrba+temp*C_A*/ 

  895.                 /*we do not need to refresh ptrbb. so lets ignore it*/

  896. 

  897.     #endif

  898. 

  899.     #ifdef LEFT

  900.                     /*off += 8; // number of values in A*/

  901.                     aghi \OFF_VAL,\C_A

  902.     #endif

  903. .endm